Loading...
Wire创建一个具有一个输入和一个输出的模块,其行为类似于导线。与物理线不同,Verilog中的线(和其他信号)是定向的。这意味着信息只在一个方向上流动,...
输入捕获简介IC(Input Capture)输入捕获。输入捕获模式下,当通道输入引脚出现指定电平跳变时,当前CNT的值将被锁存到CCR中,可用于测量PW...
输出比较简介输出比较简介OC(Output Compare)输出比较。输出比较可以通过比较CNT与CCR寄存器值的关系,来对输出电平进行置1、置0或翻转的...
TIM简介TIM(Timer)定时器。定时器可以对输入的时钟进行计数,并在计数值达到设定值时触发中断。16位计数器、预分频器、自动重装寄存器的时基单元,在...
AD/DA介绍AD(Analog to Digital):模拟-数字转换,将模拟信号转换为计算机可操作的数字信号DA(Digital to Analog)...